LDO的带隙基准问题

huxiaodan312 · 发表于 2017-5-16 21:24:58

您需要登录才可以下载或查看，没有账号？注册

x

求助：这是LDO中的带隙基准，不知为何最后输出的vref浮动比较大，调节电阻好像用处不大，不知道是不是我的电路结构有问题，求指教。

huxiaodan312 · 发表于 2017-5-16 21:26:04

回复 1# huxiaodan312

huxiaodan312 · 发表于 2017-5-16 21:27:00

第一张图是带隙的原理图，下面的是运放的原理图

lihaiqi208 · 发表于 2017-5-17 16:50:05

pm6栅漏接错了

kongliuer · 发表于 2017-5-17 17:32:21

回复 3# huxiaodan312

4楼正解，PM6错误。

huxiaodan312 · 发表于 2017-5-17 19:30:20

回复 4# lihaiqi208
恩恩，不小心接错了，谢谢。改正之后虽说也能输出基准电压，但是和加的电源电压差几十mv，我怀疑是不是这个电路压根就没有工作。

是不是运放不能够保证它的差分输入端电压相等呢，还是启动电路的问题、求助

chenxiliang · 发表于 2017-5-17 21:03:44

回复 6# huxiaodan312

自己看DC点。正不正常再说。

[求助] LDO的带隙基准问题