tapless工艺，多种处理方案未能通过LVS验证

Synopsys-IC · 发表于 2017-4-13 15:34:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在论坛里看了很多有关 tapless工艺做LVS验证的话题，方案大概有以下几类：1、通过替换std cell的cdl网表中的VNW、VPW为VDD、VSS去重新V2LVS生成topdesign.cdl；
2、通过在topdesign.cdl网表中加入
“
*.GLOBAL VDD VSS
*.GLOBAL VNW VPW
*.CONNECT VNW VDD
*.CONNECT VPW VSS
”
以上语句，去等效VNW和VPW的作用；

3、通过v2lvs语句中引入-addpin VPW -addpin VNW的方式，产生带有VPW和VNW端口的网表的方式，但是自己没想通如何修改layout上的VDD、VSS、VPW、VNW上的label，所以这种方式暂时还没有试；

目前的状况是，设计的LVS验证需要用Assura来跑LVS，并没有Calibre跑LVS的rule，前面两种方案都试过了，还是无法通过LVS的验证，主要问题还是VPW和VNW的识别上，因为v2lvs获得的网表中没有VPW和VNW，而include的stdcell.cdl网表又存在VPW和VNW的端口，所以再次问问论坛里的大虾们，看看还有什么办法没有。

额外一个问题，
对于v2lvs生成的cdl网表，其中有关endcap、fillcap、filler这些的描述需要去除吗？还是部分去除部分保留？
目前我的处理方式是去掉了filler部分的描述，仅保留endcap和fillcap。

Synopsys-IC · 发表于 2017-4-13 16:04:44

说一下最新的进展，第三种方案也试过了，通过addpin引入VPW和VNW两个端口，在layout的环上打上了VPW和VNW的label，结果用assura跑LVS之前出现大面积出现的由于vss和vdd引起的short已经不在，只有2个port的错误，主要是说原理图上存在vdd和vss而版图上没有，不知原因。

Synopsys-IC · 发表于 2017-4-14 11:13:22

别沉？？？？？？？？

Cadence—IC · 发表于 2017-4-17 11:25:28

插入了ENDCAP cell和TAPCELL没？如果插了，就不需要connect VPW VSS和connect VNW VDD了

wangyongan · 发表于 2017-4-17 21:33:11

好资料，支持

教父 · 发表于 2017-4-24 13:44:19

这个你在导出netlist 的时候加上你需要的参数不行么？这样出来的自动就带有电源地的信号了，楼上的fill 可以去掉电容不能去掉

shinefuture · 发表于 2017-5-4 16:35:01

关键你有没有插TAPCELL

s421490542 · 发表于 2018-10-12 09:40:56

本帖最后由 s421490542 于 2018-10-12 09:42 编辑

我也是你的这种问题，但是我想做的是提取std cell的PEX，如果LVS不过，那么我提取的PEX也是不准的，如果在std cell旁边插入tapcell，LVS可能会过（我没试过），但是PEX肯定不准，多了一个cell。

我想要做的：不动std cell的情况下，能不能通过什么方式能够让calibre认为衬底和电源或地是连接上的。
我试过在Layout上面打port，然后通过虚连接的方式去连，但是衬底的标识层没有找到，从来没在衬底上面打过port，tech file 、mapping file中都找到过了，但是没有衬底的标识层。

s421490542 · 发表于 2018-11-1 15:21:33

我的解决了，去看你的规则文件，然后又关于VNW和VPW的定义，找到那一层text，打上port，然后用虚拟连接的方式连上，就OK了

衰神 · 发表于 2019-6-10 10:16:01

thanks

[求助] tapless工艺，多种处理方案未能通过LVS验证

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2