在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4052|回复: 3

[求助] chopper时钟不交叠区域引起的残余offset过大

[复制链接]
发表于 2017-4-10 11:16:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xusuker 于 2017-4-10 11:18 编辑

2017-04-10_111853.jpg
chopper用于bandgap,PSS结果如图所示,PBU为运放输出,该运放输出直接连接到了电流的栅极,所以就决定了PTAP的电流精度。
仿真时发现,两相不交叠时钟的不交叠区域,实际tran和理论相差较远,理论上的电荷注入和时钟馈通有,但是实际tran的波形远不止这两点能分析出来的,因为这一块非常影响残余offset,我是通过平稳时的电压值和频域0HZ的电压的差值来评估残余offset的。请问大家是怎么分析该区域的tran结果呢?或者怎么分析残余offset呢?谢谢
 楼主| 发表于 2017-4-10 15:49:29 | 显示全部楼层
自己顶一下
发表于 2020-4-22 09:27:02 | 显示全部楼层
最近在做chopper结构的ts可以一起探讨一下吗?
发表于 2020-4-22 09:30:17 | 显示全部楼层
choper控制时钟需要做非重叠时钟吗?  控制switch(TG)的clk1和clk1b仅差一个inv delay? 那么φ1和φ2为非重叠时钟?再在φ2的基础下加delay实现抵消相应的spike?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 07:49 , Processed in 0.015879 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表