chopper时钟不交叠区域引起的残余offset过大

xusuker · 发表于 2017-4-10 11:16:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xusuker 于 2017-4-10 11:18 编辑

chopper用于bandgap，PSS结果如图所示，PBU为运放输出，该运放输出直接连接到了电流的栅极，所以就决定了PTAP的电流精度。
仿真时发现，两相不交叠时钟的不交叠区域，实际tran和理论相差较远，理论上的电荷注入和时钟馈通有，但是实际tran的波形远不止这两点能分析出来的，因为这一块非常影响残余offset，我是通过平稳时的电压值和频域0HZ的电压的差值来评估残余offset的。请问大家是怎么分析该区域的tran结果呢?或者怎么分析残余offset呢？谢谢

xusuker · 发表于 2017-4-10 15:49:29

自己顶一下

451968344 · 发表于 2020-4-22 09:27:02

最近在做chopper结构的ts可以一起探讨一下吗？

451968344 · 发表于 2020-4-22 09:30:17

choper控制时钟需要做非重叠时钟吗？控制switch（TG）的clk1和clk1b仅差一个inv delay？那么φ1和φ2为非重叠时钟？再在φ2的基础下加delay实现抵消相应的spike？

[求助] chopper时钟不交叠区域引起的残余offset过大

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1