Silvaco Atlas器件仿真问题

rrray

我用atlas 做了一个VDMOS，但是在求解初始化的时候，总是出现，Warning: Internal error in linear solver.This situation rarely occurs in normal circumstances.
This error could indicate a ill-defined problem.
Check structure and models for possible conflicts.

Warning:  Cannot trap. Cannot reduce bias
step.  Choose smaller bias step size, or
check structure and or models.



这个是什么问题呢，是网格吗，我修改好几天了，都没有解决，求助啊

czym520

该网格

李落寄

回复 2# czym520


  改网格也没有用啊，结构感觉也是对的，是不是模型添加的问题？

13540626952

楼主问题现在解决了吗

Lynn_zheng

可以尝试修改一下depo语句，我当时遇到这个问题时，主要错误是出现在这个沉积导致的网格问题上了