在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5293|回复: 11

[求助] FPGA PCIe 核 root complex模式

[复制链接]
发表于 2017-3-30 13:28:26 | 显示全部楼层 |阅读模式
100资产
近期在调试KC705的FPGA PCIe 核 root complex,模拟仿真时RP 端只能收到EP端返回的CPL和CPLD类型的包,接收不到EP返回的MRD和MWR包,请问怎么解决,谢谢

 楼主| 发表于 2017-3-31 12:16:17 | 显示全部楼层
顶一下
 楼主| 发表于 2017-4-5 14:25:02 | 显示全部楼层
顶一个
发表于 2017-4-5 20:17:56 | 显示全部楼层
你的物理层收到相应的packet里么?
 楼主| 发表于 2017-4-7 16:29:49 | 显示全部楼层
留个QQ方便联系吧,谢谢
 楼主| 发表于 2017-4-27 16:43:42 | 显示全部楼层
问题已解决
 楼主| 发表于 2017-5-25 10:57:38 | 显示全部楼层
出现这种情况是因为没有配置PCIE的主机端,不管是RC模式还是EP模式,想要相互发送读写TLP包都是需要对主从机端全部配置的
发表于 2017-5-27 10:29:39 | 显示全部楼层
回复 1# tjpu_wu


    ding~~~~~~~~~~~~~~~~~~~~~~~~~~~~
发表于 2017-8-25 09:10:34 | 显示全部楼层
回复 6# tjpu_wu


   楼主能否留下联系方式,有问题请教
发表于 2019-4-10 12:30:11 | 显示全部楼层
本帖最后由 sss08_leon 于 2019-4-11 19:22 编辑


tjpu_wu 发表于 2017-5-25 10:57
出现这种情况是因为没有配置PCIE的主机端,不管是RC模式还是EP模式,想要相互发送读写TLP包都是需要对主从 ...




您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:31 , Processed in 0.019818 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表