TSPC中脉冲计数器和吞咽计数器

自由落体的虹

感谢

penghe666

lwzunique 发表于 2017-3-28 08:40

感谢，学习中

microuser

谢谢

单人影

lwzunique 发表于 2017-3-27 22:03
P和S是异步的计数器，通常P和S是由准静态移位寄存器实现的可load的D触发器，没有必要做成TSPC的结构，TSPC ...

你好，想请问一下，我看大部分P/S减法计数器都是使用的异步计数，为什么不使用同步呢？

lwzunique

单人影 发表于 2025-4-10 19:22
你好，想请问一下，我看大部分P/S减法计数器都是使用的异步计数，为什么不使用同步呢？
...

我没有深究过这个问题，一个比较直接的原因：p或者s计数器中的异步dff的频率是逐级降低为上一级的1/2的。那么逐级的功耗是下降的，同步设计中这些dff应该是同一个频率。其次，同步计数器的结构也要复杂，逻辑门个数也多，面积也大，而且同时工作在高频，也进一步加大功耗。还有一点可能的原因，这是模拟工程师手搓的电路，搭建同步的逻辑相对复杂一点，异步的对于纯手工搭建，相对逻辑简单友好一些。
这个地方原理上是可以采用同步计数器的，如果这个计数器不是模拟实现，是数字工程师代码实现的，那就是同步的逻辑，这种实现也是有的，针对的是频率低的分频器。