在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1649|回复: 3

[求助] 在做整个chip的STA时,读入各block的spef,发现各block的接口处延迟计算会变大

[复制链接]
发表于 2017-3-22 10:47:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做chip的STA时使用read_parasitics -path读入各block的spef文件。再读入顶层的spef。
这样得到的时序信息在各block的接口处计算的延迟值变大。

请问在进行chip的STA分析时针对这种分立的spef文件,是否需要设定什么特殊的命令?
发表于 2017-3-22 13:11:07 | 显示全部楼层
估计 translation 比较大
发表于 2017-3-23 16:49:09 | 显示全部楼层
本帖最后由 擦哈尔小济公 于 2017-3-23 16:50 编辑

各个block的port上如果都加个buffer会不会好一些,请试试吧
 楼主| 发表于 2017-3-23 17:02:50 | 显示全部楼层
回复 2# 天天快乐49


    有看到block到block之间net的电容变大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:11 , Processed in 0.016122 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表