用verilog-A仿真hspice软件手册上自带例子出错，求解答

18851507500 · 发表于 2017-3-17 16:16:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家帮忙看一下：用hspice仿真手册上面自带的例子出错是什么原因
**warning** *pvaW* there is no module.
**error** (d:\hspice\project\jfet\jfet.sp:9) Definition of model/subckt "jfet" is not found for the element "x1". Please specify a defined model/subckt name. QQ截图20170317155928.png

sp文件

.hdl jfet.va
.options post=1

VCC d 0 3.0
VG  g 0 0.5
VS  s 0 0.0

X1 d g s jfet Vto=-2.0 Beta=1.1e-4 Lambda=0.01
.dc VCC 0 4 0.01  VG -2.0 0.0 0.5
.print I(VCC)
.end

va文件
`include "constants.vams"
`include "disciplines.vams"

module jfet(d,g,s);
parameter real Vto=-2.0    from (-inf:inf);  // Threshold voltageparameter
parameter  real Beta=1.0e-4  from [0:inf);    // Transconductanceparameter
parameter  real Lambda=0.0 from [0:inf);    // Channel modulation
electrical d,g,s;
real    Id,Vgs,Vds;

analog begin
Vgs=V(g,s);
   Vds=V(d,s);
if(Vds<=Vgs-Vto)
   Id=Beta*(1+Lambda*Vds)*Vds*(2*(Vgs-Vto)-Vds);
   else if(Vgs-Vto<Vds)
   Id=Beta*(1+Lambda*Vds)*(Vgs-Vto)*(Vgs-Vto);
   I(d,s)<+Id;
end
endmodule