在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4149|回复: 16

[求助] 这个小数分频的仿真结果有问题吗?

[复制链接]
发表于 2017-3-6 08:25:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
第一次设计FRACPLL, 有些问题还没有理解透彻,仿真波形如下: fracpll_sim.JPG

C2、C1、C0为调制器的输出,送到反馈分频器控制分频比,C高位的没有变化所以没PLOT出来
后面为VCO的频率和VC电压,不知道这样的结果算不算正确?觉得VCO电压变化好像大了点。请做过的雷锋同志指点下,谢谢!
发表于 2017-3-6 09:40:47 | 显示全部楼层
楼主,是用的spectreVerilog仿的吗?
 楼主| 发表于 2017-3-6 10:28:02 | 显示全部楼层
回复 2# 18482100828

不是,直接SPECTRE仿真的
发表于 2017-3-6 21:49:45 | 显示全部楼层
Kvco太大
发表于 2017-3-7 09:23:13 | 显示全部楼层
感觉没什么问题。Vctl的变化非常小.

你应该看得是,把vco输出做psd,看phase noise。那样可以简单的检验有没有锁定,而且能估算出输出的IPN.

另外,建议在电源,地上都加上寄生电感做反正。decap也要加足够的。
发表于 2017-3-7 22:15:30 | 显示全部楼层
回复 5# wandola


    请教一下IPN是啥呢?
发表于 2017-3-7 23:29:29 | 显示全部楼层
It seems your delta sigma or the modulator is not controlled correctly, the output of your modulator change more than one steps!
 楼主| 发表于 2017-3-8 14:07:18 | 显示全部楼层
回复 7# tedwu0508


   你说的不对吧,为什么只能1位变化呢,我看MASH1-1-1结构的都是-3到4之间随机变化啊
发表于 2017-3-9 09:41:29 | 显示全部楼层
有没有问题,对VCO输出做PSD分析 才能比较明显的看出来,上面的图 只能说功能是对的
发表于 2017-3-9 14:26:56 | 显示全部楼层
从VCO的控制电压看,reference spur恐怕不小啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 23:15 , Processed in 0.030323 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表