在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 16962|回复: 18

[原创] verilog instance & testbench gen script

[复制链接]
发表于 2017-3-3 14:28:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
根据http://bbs.eetop.cn/thread-320584-1-1.html 进行改进。谢谢原作者
verilg_inst.txt (8.46 KB, 下载次数: 120 )

verilog_tb_gen.txt (5.72 KB, 下载次数: 101 )
 楼主| 发表于 2017-3-6 10:47:22 | 显示全部楼层
补充一下环境为Python 2.6.6
发表于 2017-3-24 10:36:59 | 显示全部楼层
谢谢,学习一下
发表于 2017-4-10 15:31:09 | 显示全部楼层
any example format for below:
*.f (filelist)

top.v ??
发表于 2017-6-1 16:38:57 | 显示全部楼层
回复 1# aiwa0311

thanks for sharing
发表于 2017-9-1 09:43:31 | 显示全部楼层
Thanks for your help
发表于 2017-9-13 11:17:33 | 显示全部楼层
感谢楼主分享!
发表于 2018-1-6 06:43:01 | 显示全部楼层
非常感謝~~~~
发表于 2018-1-17 22:52:56 | 显示全部楼层
特别感谢~
发表于 2020-11-22 20:30:04 | 显示全部楼层
Thanks for sharing~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:44 , Processed in 0.024743 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表