Source/Drain 和Bulk 接一起为何不用画ESD Rule

f4612 · 发表于 2017-3-2 15:39:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近看别人版图看到只要有D/S和B有接一起就不需加ESD Rule 如果没有接就要画ESD Rule

以及 inv为例 ESD路径如下图 D端为什么不用画ESD Rule

小弟尚浅望各位牛人开导

繪圖1.jpg

Snowy2016 · 发表于 2017-3-2 17:27:08

若S or D与sub接一起，可以借助well（P-sub or NW）来导ESD，这个well是很大的，所以不用撑ESD。
对于inv的P/N MOS，其source端都是与各自的sub接一起了，而drain如果不是直接接到PAD就不必考虑ESD问题了。

lc137615061 · 发表于 2017-3-3 09:56:15

学到了。

f4612 · 发表于 2017-3-6 09:30:04

回复 2# Snowy2016

请问以如果是以INV为例当负ESD 电流由 ground 进去不会从 PMOS Drain 端出去吗?

Snowy2016 · 发表于 2017-3-7 09:13:16

ESD基本上大部分会被IO里面的clamp cell吸收掉，不会进到core里面。
如果有有很多的ESD电流进入core，那IO的ESD保护结构可能就有问题了。
不排除会有一些ESD进入core，所有core里边与pad直接相关的net需要做好ESD保护，INV的输出如果不是pad，那这一端可以不考虑ESD。至于你说的ground上面的esd（你说的是负ESD）电流，于inv而言，NMOS的drain与sub接一起，这么大的pwell可以承受一定的ESD冲击。

f4612 · 发表于 2017-3-8 10:08:39

回复 5# Snowy2016

S大谢谢您小的受益匪浅

sosofa · 发表于 2017-3-8 11:09:46

学习了

suly · 发表于 2017-3-8 15:14:00

有道理

silvia_wang · 发表于 2017-3-21 11:31:11

回复 2# Snowy2016

学习学习
学习
学习

西鄙人 · 发表于 2017-3-22 23:29:57

学习了

[求助] Source/Drain 和Bulk 接一起为何不用画ESD Rule

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2