设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vivado call depth limit怎么破？？（sv程序）
返回列表 发新帖
查看: 2410|回复: 1

[求助] vivado call depth limit怎么破？？（sv程序）

[复制链接]
dreamflyings
发表于 2017-2-20 21:52:18 | 显示全部楼层 |阅读模式
10资产
vivado [Synth 8-120] call depth limit (1000) exceeded这是用vivado对systemverilog代码综合产生的问题
回复

举报

vigorkylin
发表于 2017-2-21 08:24:02 | 显示全部楼层
信息太少， 得找代码原因。猜测类似A调B，B调C，C调A，一直循环调用
EETOP创芯人才网简历投递入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-22 17:02 , Processed in 0.023683 second(s), 18 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表