在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2460|回复: 1

[求助] verilog 设计中查找表实现问题

[复制链接]
发表于 2017-1-25 12:42:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教大家一个问题,verilog写出来的reg [7:0] mem [255],然后把数据存进这里面,再assign dataout = mem[datain]; 这样实现的话用dc跑出来面积很大,有没有别的办法缩小使用面积呢?

PS:之前就只使用一次assign dataout = mem[datain]; 然后我就以为是这个mem在赋值的时候产生的面积比较大,因为要例化好多datain到mem里找到dataout,然后我就把这个模块单独拿出来了,这样就会公用这个mem,以为面积会变小,然而dc跑出来之后面积依然特别大,我就在猜测是不是assign dataout = mem[datain];这句话本身就会产生大量的逻辑。如果是的话要怎么才能减少面积呢?


PPS:也想到用ram来做,不过用ram的话一次只能有一个读写操作,所以就会例化好多ram,这样面积应该也不小。。
发表于 2017-1-25 18:00:04 | 显示全部楼层
拿 timing 去換 area, 或是 area 換 timing, 這要看 project 對 area 及 timing 的需求.
空間和時間的取捨,  需designer 去拿捏.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:52 , Processed in 0.016758 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表