第一次做PCB板子，V5的FPGA设计焊接的时候怎么确定端口？

helimpopo

看来半天手册没看懂，
哪些引脚是用来烧写程序的，
哪些引脚是输入和输出？
没法确定输入输出，就没法设计PCB
比如下面这个封装，LX50

天怒法师

你可以去FPGA官网下载一个 PIN CONNECTION GUIDELINE，里面很清楚的标明了该系列FPGA的输入输出以及专用引脚

vigorkylin

第一次做，就做这么大（相对）难度的？你老板很信任你呀。
我一同学刚毕业那会儿，进去很久都只让画简单的两层板，接插件贴片电阻电容没高速信号的那种。
你要好好干，能这样信任你的老板不多，真的太少。
你问的问题属于原理图设计，你看封装没用，所以你看错了地方，去看看管脚定义那部分，然后再看配置下载的硬件指导那部分。
FPGA器件有些引脚是专用的，设计时就要固定了，比如时钟（时钟引脚可以做普通IO，但是普通IO别当时钟源的输入）、JTAG引脚，然后其他的普通IO就没有固定的输入输出定义了。
但是，有的硬核IP，可能会固定到特定的IO上，那么你设计的时候如果要用到这样的IP，也需要注意了，比如DDR内存控制器、PCIE等等。
需要注意的很多很多，你要加油了！

tiancaijiameng

上面说的对

helimpopo

回复 3# vigorkylin

哎，之前一直画版图写verilog的，现在要用fpga搭个板子验证个算法，板子上还有其它器件。本来说直接买个fpga的开发板，其它器件单独做一块板子，两个板子通信，老板不让，全做成一块板子，所以现在研究fpga的引脚。
谢谢你的回答。

helimpopo

回复 2# 天怒法师

谢谢你

helimpopo

回复 3# vigorkylin

你好，请问怎么确定FPGA芯片哪一个user I/O是我需要的输入输出？还是说要下载程序的时候配置自己的user I/O？我打算先设计PCB板子，无法确定我需要的输入输出就没法PCB布线，不知道这个步骤是怎样的？是不是在PCB设计的时候把FPGA芯片上所有的user I/O都引出来？

vigorkylin

回复 7# helimpopo


    这是一个反复优化迭代的过程，就像你做版图，出现timing问题了，你要回头重新改约束，然后在检查，再改约束，再检查timing，直到满足时序要求。
    FPGA所有的普通IO都是可以任意分配使用的。比如，开始你RTL设计的一个信号data你想放到管脚A1上，那么你硬件开始设计的时候，A1就是data了，然后再根据这个data信号去设计FPGA的外围电路，很多时候，信号多是相关的，比如，一组总线有控制信号地址线数据线，这个时候你就可以根据PCB的设计，以原理图为准，去反推信号分配到哪个引脚较为方便，比如，因为原理图和PCB方便，反推data这个信号放在W20这个引脚上合适，那么，FPGA约束分配管脚的时候，就改为data分配到W20那个脚上。反复多次考虑，取整体最优解。

polun

   

第一次做，就做这么大（相对）难度的？你老板很信任你呀。
我一同学刚毕业那会儿，进去很久都只让画简单的 ...
vigorkylin 发表于 2017-1-23 13:02

                               
登录/注册后可看大图

   感觉说的很到位