在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10391|回复: 16

[求助] 求ADC的仿真方法!!!

[复制链接]
发表于 2017-1-20 19:36:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚做ADC,要怎么仿真还不太清楚谁又没有ADC仿真方法的文档分享一下啊!! 谢谢!!
发表于 2017-1-20 21:24:07 | 显示全部楼层




    一般 BEHAVIOR 可能 matlab .
或是 spice  a/d + 理想 d/a

可以找 verilogA model ,
把 sin wave -> spice A/D -> d/a
DAC 是理想 ,
还原回来 sine wave 做  THD 分析 ,   找出 ENOB  
还有些会把资料 丢MATLAB 给分析 ENOB
 楼主| 发表于 2017-1-21 11:21:59 | 显示全部楼层
回复 2# peterlin2010


    理想的DAC用verilogA 的模型时分辨率要和ADC的分辨率一样么???  还是要高出几位???有VerilogA的DAC模型么??有的话可以分享一下么??十分感谢!!
发表于 2017-2-8 13:51:31 | 显示全部楼层
回复 3# anshanwangyi

verilog dac是类似 D[12]*2^11+D[11]*2^10+... +D[1]*2^0这样,或者再归一化等。可以自己写。
发表于 2017-2-8 13:52:30 | 显示全部楼层
回复 3# anshanwangyi

理想dac,digital有几位分辨率就是几位,取决于ADC出来有几位信号。
 楼主| 发表于 2017-2-14 09:18:34 | 显示全部楼层
回复 5# leave22


    好的我先试一下 谢谢诶!!
发表于 2017-2-15 01:35:11 | 显示全部楼层
[quote][/quote]
发表于 2017-2-15 14:28:49 | 显示全部楼层
使用VCVS串接起來就可以做出ideal DAC,不需要veriloga.
发表于 2017-2-15 16:45:00 | 显示全部楼层
回复 8# mhleu


   有没有具体的例子,图,网站,或者文章?给点信息吧,真的谢谢。
发表于 2017-12-8 18:52:01 | 显示全部楼层
同求同求,仿真都不会
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 13:28 , Processed in 0.022440 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表