设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 综合实用教程
12
返回列表 发新帖
楼主: lizhihello

[资料] Verilog HDL 综合实用教程

[复制链接]
打假315
发表于 2017-4-1 00:15:25 | 显示全部楼层
好的，感谢分享资料
回复 支持 反对

举报

fox1012
发表于 2017-4-1 12:05:25 | 显示全部楼层
感谢分享资料
回复 支持 反对

举报

worik
发表于 2017-4-4 20:41:25 | 显示全部楼层
thx !
回复 支持 反对

举报

tezhi
发表于 2017-4-4 22:13:50 | 显示全部楼层
好東西呀~~~~謝謝~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wang1haotc
发表于 2017-4-5 09:46:02 | 显示全部楼层
谢谢楼主呀
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gx221008
发表于 2017-4-5 21:52:34 | 显示全部楼层
方式的地方地方
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

mainhand
发表于 2018-1-17 08:33:46 | 显示全部楼层
谢谢分享！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

michael_sina
发表于 2018-12-27 23:32:52 | 显示全部楼层
谢谢楼主分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:01 , Processed in 0.020769 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表