在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2019|回复: 1

[求助] VHDL语法问题

[复制链接]
发表于 2016-12-23 21:31:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用xillinx fpga开发板,对sram(128k*8)进行复位操作。思路是置ram为写,对地址进行遍历,写入数据为0.
程序为
RST_SRAM: process(rst,clk,addr_reg)
begin
if(clk'event and clk='1')then
   if(rst='1')then
   CE<='0';WE<='0';OE<='1';
      if(addr_reg="11111111111111111")then
      addr_reg<="00000000000000000";
      data<=x"00";
      else
      addr_reg<=addr_reg+1;
      data<=x"00";
      end if;
  end if;
end if;
end process;

编译报错,在process那一行,# Error: COMP96_0046: systerm.vhd : (180, 11): Sequential statement expected
不是很明白问题出在哪里,望指教。
QQ截图20161223212232.png
QQ截图20161223212353.png
 楼主| 发表于 2016-12-23 21:39:41 | 显示全部楼层
已解决
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 03:47 , Processed in 0.015001 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表