在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2668|回复: 2

[求助] ISE综合以后,没有ERROR,也没有资源报告,但是仿真结果却是对的?这是怎么回事

[复制链接]
发表于 2016-11-24 12:30:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
大概的情形是,为了将自己设计的电路与其他人的结果进行对比,就在ISE上换了一个型号的FPGA,重新建工程,重新生成IP-CORE,但是综合的时候,一下子就跑完了,啥也没有,但仿真结果却是对的.....一些截图:
1.png

2.png


用的是ISE13.4, FPGA型号是V6,以前用S3跑同样的工程完全没问题啊,这次不知道是什么原因....

求大神们指导指导
发表于 2016-11-25 10:47:10 | 显示全部楼层
看*.log *.rpt *.ise之类的dump出来的文本里有什么信息
回复 支持 反对

使用道具 举报

发表于 2016-11-25 10:47:30 | 显示全部楼层
你确定综合跑完了?仿真跟你综合没半毛钱的关系啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 12:08 , Processed in 0.087586 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表