在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1815|回复: 2

[讨论] 请教个dc path的问题

[复制链接]
发表于 2016-11-21 19:22:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
电路里出现了一个bug,有一个pmos(L=16nm,W=0.15nm)源漏端分别接vdd和vss了,在clock为0的时候这个小的pmos会一直漏电,电流仿出来大概是0.4ma,请问这个漏电对这个pmos或者周边环境有什么影响吗,会将这个pmos的源或者漏端的电源线(很细,0.04um)熔断吗?
谢谢!
发表于 2016-11-25 12:25:14 | 显示全部楼层
我是来学习的!
发表于 2016-11-25 12:57:43 | 显示全部楼层
能做16nm的人,还上这问问题?
公司不能内部问?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:58 , Processed in 0.019545 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表