在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 笑陵韵

[讨论] 既然FPGA在信号定义时可以赋初值,那为何设计中还需要复位信号?

[复制链接]
发表于 2016-11-23 17:22:09 | 显示全部楼层
挺好的参考资料,谢谢楼主的分享!
发表于 2016-11-23 16:25:21 | 显示全部楼层
我想对信号赋初值的过程,只会编译的时候进行一次,而对信号复位的进程会在程序运行过程中不断进行,这样在程序跑飞的时候,进行复位操作。
 楼主| 发表于 2016-11-23 15:17:42 | 显示全部楼层
先顶一个
 楼主| 发表于 2016-11-23 15:11:03 | 显示全部楼层
回复 4# wgej1987

您是指“想一想代码的实际硬件意义”还是指“诸如复位方便实际硬件调试等类似的考虑”?前者确实没有特别刻意区想过,也是目前短板之一,主要代码量太大不知如何入手(欢迎经验分享)~




另,更新了一下帖子,有时间的话麻烦看一下,一起讨论讨论
发表于 2016-11-22 14:19:22 | 显示全部楼层
有的时候还是要想一下硬件实现的。
发表于 2016-11-22 13:57:31 | 显示全部楼层
信号赋初值综合时被忽略掉,那些是不可综合的成分。
发表于 2016-11-21 15:59:58 | 显示全部楼层
信号定义时一般是不推荐赋初值的,通常仿真的时候才这么写。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 17:16 , Processed in 0.023585 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表