在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4871|回复: 7

[求助] DC综合后的网表文件如何导入cadence 生成原理图?

[复制链接]
发表于 2016-11-19 18:19:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
各位大神:我之前用DC将verilog代码综合,生成了一个门级电路的verilog文件,我试着将它导入cadence,但是,只生成了functional和symbol这两个view。我用的工艺库是smic180,请问我的工艺库应该加在target library 还是reference library?
 楼主| 发表于 2016-11-20 10:40:13 | 显示全部楼层
不要沉啊。。。求助!
回复 支持 反对

使用道具 举报

发表于 2018-6-10 10:22:08 | 显示全部楼层
你好,你解决了吗?我也遇到此类问题,能否赐教
回复 支持 反对

使用道具 举报

发表于 2018-6-11 16:36:53 | 显示全部楼层
本帖最后由 494693243 于 2018-6-11 16:38 编辑

我做DC 时,不需要导入你说的cadence啊,用脚本跑,分析完报告,就可以了吧?
工艺库加载target library(一直分不清谁是谁)
回复 支持 反对

使用道具 举报

发表于 2022-4-18 11:20:01 | 显示全部楼层
你好这个问题你解决了吗
回复 支持 反对

使用道具 举报

发表于 2022-5-20 17:03:43 | 显示全部楼层
我也想知道
回复 支持 反对

使用道具 举报

发表于 2022-7-23 09:55:33 | 显示全部楼层
工艺库加在reference library,target library是自己保存的
回复 支持 反对

使用道具 举报

发表于 4 天前 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-5 12:22 , Processed in 0.015551 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表