新手求助NgdBuild 924错误

freebigfish

各位大神，小弟从网上下了一个verilog实现的74245模块，源码如下：
module TTL245( a , b , oe , dir );
    input oe,dir;
    inout[ 7 : 0 ] a , b;
    assign a = ( { oe , dir } == 2'b00 ) ? b:8'bz;
    assign b = ( { oe , dir } == 2'b01 ) ? a:8'bz;
endmodule   

然后定义了2组信号：
inout [7 : 0] port0_clk;
inout [7 : 0] codec0_clk;

然后调用74245模块：
TTL245 data( .a( port0_clk),.b(codec0_clk),.oe(oe),.dir(d));
综合能通过，但是translate时，出现警告及错误：
Warning :NgdBuild :437 - TRI primitive 'port0_clk_1_IOBUF' has it's input pin connected to it's own output pin;
ERROR:NgBuild : 924 -bidirect pad net 'port0_clk<0>' is driving non-buffer primitives:pin i on block port0_clk_0_IOBUF/OBUFT with type OBUFT.

请各位大神指点下。谢谢！