带隙基准电路设计

绿夕若 · 发表于 2016-11-1 15:23:29

您需要登录才可以下载或查看，没有账号？注册

x

请问一下，这个带隙结构，把R1上的电流降低到几百纳安，电路设计上需要考虑什么？

绿夕若 · 发表于 2016-11-1 15:25:20

请问一下，这个带隙结构，将R1的电流降低至几百纳安，电路设计上更需要注意什么？

hehuachangkai · 发表于 2016-11-1 15:50:00

离零状态越近，越要注意启动电路的设计，要保证电路能够摆脱零状态点。

小菜鸟ic · 发表于 2016-11-1 16:46:33

这种结构电流越小，可能取的电阻值越大，版图面积大，启动电路也不好设计。另外版图中漏电可能也相对较大

雪走之魂 · 发表于 2016-11-2 08:53:07

而且这个设计的输出电压极容易震荡，运放里面必须有密勒补偿，Pmos还得尽量用极限值才能得到nA级别的功耗，强烈不推荐。

bright_pan · 发表于 2016-11-2 11:02:35

两个电阻就有10Mohm，考虑Match，L也不能太小，面积会很大。

虎大王 · 发表于 2016-11-2 20:35:37

r1几百na，q1 n=8，每一路bjt假设能到50~100na，高温下bjt漏电严重，电路会有失效的风险。

[原创] 带隙基准电路设计