在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2308|回复: 4

[原创] 遇到个很尴尬的问题,求指教

[复制链接]
发表于 2016-9-24 09:53:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
遇到个很尴尬的问题,FPGA例化的ram深度80,位宽120,这样如果用bram(512x36bit),就得占用4个block,每个使用率20%,特别浪费,bram不够用额,如果用dram,place就有问题了,LUT又不够了。请教这个问题怎么解决?
发表于 2016-9-24 10:14:22 | 显示全部楼层
增加一个ram深度80,位宽120,LUT都不够用的话,说明整体的LUT使用率已经很高了啊,FPGA的逻辑资源榨干的差不多了只能从优化面积上考虑了
 楼主| 发表于 2016-9-24 10:45:00 | 显示全部楼层
回复 2# zqsteve


   不是一个,是例化24个同样大小的ram
发表于 2016-9-24 15:23:34 | 显示全部楼层
可以考虑使用高速时钟去操作大RAM,模拟低速时钟的多个小RAM工作。前提是可以接受足够高的时钟去操作大RAM.
发表于 2016-9-26 15:05:39 | 显示全部楼层
首先block ram 如果没有其他用处就无所谓浪费不浪费的。如果不够用的话block 和distributed 的都用起来够不够?最后考虑优化设计逻辑,你对RAM 是什么操作方式,位宽可以折叠吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-2 11:25 , Processed in 0.018799 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表