DFF漏电问题

zhangtaoqiqi · 发表于 2016-9-24 09:43:47

回复 19# 斩空无语

0。这串DFF用的就是这个gnd

peterlin2010 · 发表于 2016-9-24 10:49:32

最近芯片量产测试，有一批die回来后，发现leakage电流偏大的比例较高
照了EMMI之后，发现是由几个用来做异 ...
zhangtaoqiqi 发表于 2016-9-19 17:17

登录/注册后可看大图

不知道 process 多少,  还有多少漏电? GATE OXIDE 本身也会漏 , 但一般很小 ..advance  process 听说  ,
好像比较会发生 ,  因为 GATE 一般在生产都须要加 "天线 rule" , 一般加 diode ,
因为生产时 metal line 电荷会伤到 GATE 氧化层 .

还有是否看过多少DIE  每颗DIE 漏电位置都一样吗?
有切剖面去分析看看吗?

还有些是过电压,一般来说 0.5um oxide 5~6v ,但是7V 就不好 , 你电压有 spike 吗?

gate leakage很小应该照不出来 . 你照出来那漏电多大多少 ua ??

斩空无语 · 发表于 2016-9-24 15:10:55

回复 21# zhangtaoqiqi

第一张DFF原理图的label可以标的更清楚些么，看不太清，我想看下信号流。

math123 · 发表于 2016-9-24 15:24:00

本帖最后由 math123 于 2016-9-24 15:26 编辑

在PAD下面放device，个人见到的情况一般是GGNMOS，精度要求不高的电阻等

甚至有的芯片在设计和layout上面很注意节省面积，但PAD下面还是不放器件

这个芯片顶层是厚金属吗？

zhangtaoqiqi · 发表于 2016-9-24 22:22:50

情况1
这种情况只在一片wafer发现。下周会调出同一批次的批次的测试结果看看

zhangtaoqiqi · 发表于 2016-9-24 22:48:32

回复 24# math123

是的，顶层厚金属

zhangtaoqiqi · 发表于 2016-9-24 22:49:32

回复 23# 斩空无语

稍后再贴，，，上班了在抓图

银色子弹 · 发表于 2016-9-26 16:40:34

这个电路看起来没有问题，很经典的结构，所以我一开始就倾向于怀疑是版图或者器件的原因，你看你能不能再贴一个Layout的图，把M1和M1以下都显示出来，尤其是各种WELL，亮点的绿色圆圈也拿掉，M1以上的层全部隐藏，我试着画一下截面看看哪里有问题，你这个漏电都是发生在两片PMOS之间，顺着这个线索找一下先。

math123 · 发表于 2016-9-26 17:50:00

回复 25# zhangtaoqiqi

第一种情况的话就是直接坏了

zhangtaoqiqi · 发表于 2016-9-27 08:56:00

回复 28# 银色子弹

谢谢帮忙，，，黄色的是M1，粉红色偏紫一点的是NWELL NWELL上面的橙色是P+注入，，深紫色的是N+，蓝色的是Poly，红色是有源区

这些DFF旁边有一个PAD_OPEN

[求助] DFF漏电问题

站长推荐 /2