无输入参考时钟情况下，pll是否有频率信号输出

frankaurora · 发表于 2016-9-29 12:45:33

回复 20# JohnHilo

这是one stage的电路图，我在各个corner仿真确认ac gain，tran也确认vco控制电压如果从电源电压开始，会起振并最终回到合理位置。

旭日荷田 · 发表于 2016-9-30 17:22:17

回复 17# frankaurora 我前段也遇到这种现象，PLL在没有输入的情况下还是会有大概几十KHz的频率输出，这是因为VCO输出级被floating，导致输出级存在翻转现象。

JohnHilo · 发表于 2016-10-8 10:04:12

回复 JohnHilo

这是one stage的电路图，我在各个corner仿真确认ac gain，tran也确认vco控制电压 ...
frankaurora 发表于 2016-9-29 12:45

登录/注册后可看大图

原因可能还是每一级输出电压太高导致后一级PMOS无法导通，但这个无法解释当控制电压下降后还是不能起振。工艺角仿真并不能代表实际的电路运行情况，你试着用monte carlo仿真下，看能不能把这种失效仿真出来

[求助] 无输入参考时钟情况下，pll是否有频率信号输出