關於 clock gated 的 STA 問題

liar220311

我的 clock gated cell 是 tool 自動合成 的 latch + and,
我在跑 STA 時會發現, 經過這個 cell 之後 clock 都變成 unconstraint 了,
請問該怎麼處理這個問題 ?
謝謝