设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 哪些情况需要设置set_fault_path???
返回列表 发新帖
查看: 3347|回复: 8

[求助] 哪些情况需要设置set_fault_path???

[复制链接]
dyytx
发表于 2016-7-11 23:10:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
哪些情况需要设置set_fault_path???
回复

使用道具 举报

发表于 2016-7-12 14:00:08 | 显示全部楼层
fault ? false ?
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

wowwjy
发表于 2016-7-12 16:54:15 | 显示全部楼层
set_false_path吧，当一条path跨越两个不同的clock domain时，或者在逻辑上不可能通过的path，需要设置成false path    后端新手的一点浅见
回复 支持 反对

使用道具 举报

dyytx
 楼主| 发表于 2016-7-12 19:48:51 | 显示全部楼层
回复 3# wowwjy

是set_false_path，逻辑上不可能通过是什么意思，谢谢！
回复 支持 反对

使用道具 举报

wowwjy
发表于 2016-7-13 09:47:53 | 显示全部楼层
回复 4# dyytx

就是虚假路径，小红书有讲，你可以把讲STA的那章看看，里面举了个例子，同一个sel信号控制两个2选1，一共四条path只有两条是真的，即sel=0和sel=1
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

dyytx
 楼主| 发表于 2016-7-13 12:09:10 | 显示全部楼层
回复 5# wowwjy


    小红书指的是哪一本啊？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-7-13 19:25:28 | 显示全部楼层
一般是timing违例很离谱的，做流程的人千万不要私自加false path的约束，找设计人员确认是否为false path。除了默认的异步信号之间的false path，其他可能的false path就是工具默认做了检查，但实际设计可以不用关心的时序路径，这类false path并没有所谓的共性特点，它是跟具体逻辑设计相关的。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

萧璇
发表于 2016-7-15 17:58:29 | 显示全部楼层
1.           从逻辑上考虑，与电路正常工作不相关的那些路径，比如测试逻辑，静态或准静态逻辑。
2.          从时序上考虑，我们在综合时不需要分析的那些路径，比如跨越异步时钟域的路径。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-7-20 11:14:46 | 显示全部楼层
在电路中不需要量timing约束的path， 比如是两个异步时钟之间的path
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 08:31 , Processed in 0.018293 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表