在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3138|回复: 1

[讨论] 为什么Hot Nwell的宽度要加大?

[复制链接]
发表于 2016-7-1 15:38:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zwtemptation 于 2016-7-4 13:16 编辑

请教大家:    某fab的0.18 3.3/5V CMOS工艺的设计规则中规定:
1)最小Nwell 的宽度   0.86um。
2)最小 hot Nwell(没接最高电位VDD)的宽度   2.1um。
  这是什么原因?以前知道hot Nwell到旁边Nwell、N+ TO间距要放大,是为了防止潜在latch up风险。实在想不明白宽度也要加大?
 楼主| 发表于 2016-7-1 15:42:14 | 显示全部楼层
本帖最后由 zwtemptation 于 2016-7-4 13:15 编辑

而且此处提到的hot Nwell,并不是用来做Nwell 电阻的,设计规则中另外有单独定义Nwell 电阻最小Nwell宽度的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:33 , Processed in 0.015301 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表