在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2240|回复: 4

[求助] 一道时序分析题求解答,,能给出详细的步骤更好

[复制链接]
发表于 2016-6-27 19:05:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求给出固有建立时间的公式与保持时间的公式,以及相应的解答结果步骤,求大神解答
QQ图片20160627190958.png
发表于 2016-6-27 19:59:46 | 显示全部楼层
缺少了datain相对clock的相位关系,即datain的input delay未知。
发表于 2016-6-28 10:41:27 | 显示全部楼层
回复 1# chang75161

在器件内部clk与datain走过的时间相差0.9ns,则setup加,hold减去0.9,因为有个反馈路径,所以最多为200MHz
发表于 2016-6-28 12:09:55 | 显示全部楼层
回复 3# 又是一个号
和你结论一样
发表于 2016-6-28 16:04:51 | 显示全部楼层
回复 1# chang75161

你去看下这个帖子的讨论就明白了,它的时序路径比你这个严谨,最终目的是搞清楚本质原理,电路怎么变换都可以解。
   http://bbs.eetop.cn/thread-478254-1-2.html
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 14:22 , Processed in 0.020386 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表