设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilo语法问题
12
返回列表 发新帖
楼主: yyz1988

[求助] verilo语法问题

[复制链接]
xiaoxiong146480
发表于 2016-6-27 22:49:29 | 显示全部楼层
genvar  i;
generate
for( i=0; i<=9; i=i+1 ) begin : TEST
   always @(data)
       tmpData[i]=(i==6) ? 0 : data[(i*16+15) : (i*16)];
end
endgenerate
回复 支持 反对

举报

murphy522
发表于 2016-6-28 19:04:08 | 显示全部楼层
不按格式来。综合器就拦截！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-1 02:52 , Processed in 0.012397 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表