关于SAR ADC Unit cap

frj8848 · 发表于 2016-6-21 05:05:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位前辈，小弟目前在做SAR ADC, 遇到几个问题
1. 进Mass Production的话，10bit，100M, tsmc 65nm, Custom design unit cap取多少能保证matching呢？我看ISSCC论文上有很多取到1fF以下，不知道实际有没有soc产品出来，最小取多少保险呢？

2. 10bit 100M, 65nm, including reference buffer and driver, 1V domain, 3V supply for reference buffer 有哪位大大做过类似产品或者知道相关数据的，能不能估算一个大概的功耗呢？

3. Custom design cap layout, 用cadence，calibre，怎么做LVS然后extraction呢？我自己并没有schematic去match layout啊，或者需要其他的tool去做吗？

以上几点疑问，希望有哪位前辈能够解惑，如果能够提供依据的话那就更好了

拜谢~

小菜鸟ic · 发表于 2016-6-23 15:47:55

1.取到几个f的，我觉得实际是很难做出来的，做研究还是可以的。unit cap 取多大取决于你工艺的电容失配率。我们遵循3西格玛原则。10bit，基本取到几十f吧。2.10b 100M,65n,unit cap=几十f，估计消耗总电流在1-5mA(个人推测)，3.你先一步一步做吧，不会的问前辈

jeffej · 发表于 2016-8-11 15:42:45

who know it ??!

ralphtwtw · 发表于 2017-12-5 17:29:27

关于SAR ADC Unit cap

木北 · 发表于 2022-8-15 11:24:14

前辈我现在也在做一个10bit 100M的sar，但是我的比较器offset不够，达不到1mV，我用的预放大加latch结构，可以请教一下前辈比较器的结构和参数是怎么调好的吗

[求助] 关于SAR ADC Unit cap

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2