pll锁定时VCO的控制电压

1261015620 · 发表于 2016-6-12 15:23:55

您需要登录才可以下载或查看，没有账号？注册

x

我仿真pll时VCO的控制电压曲线如下图（纵坐标是经过放大的），为什么它跟理论上的那种阻尼响应曲线差别那么大呢？本来在约50us时就基本上达到了稳定状态，为什么在90us时又突然跳起来了？这点怎么解释？
我根据什么判定pll是否已经锁定了呢？
1E{8S}7@QV)])DWQCDD)J@C.png

windwithgone · 发表于 2016-6-12 21:44:57

表示很奇怪，仔细查看一下电路吧

1261015620 · 发表于 2016-6-12 22:42:14

回复 2# windwithgone

是查看各模块的环路参数是不是合理，还是查看各模块的功能是否正确呢？

JohnHilo · 发表于 2016-6-12 22:44:49

90us那边是不是改变了环路的某个值，比如分频器？

1261015620 · 发表于 2016-6-13 00:05:59

回复 4# JohnHilo

没有啊，环路参数都是设定的固定值，并不是阶跃之类的信号。。。

iamshuang2013 · 发表于 2016-6-13 04:21:50

回复 5# 1261015620

同关注，会不会和仿真精度设置有关?

1261015620 · 发表于 2016-6-13 09:06:41

回复 6# iamshuang2013

我的VCO输出频率3GHz，tran步长设置的0.1ns 仿真精度就算有影响，也不该这么大吧？

sekong179 · 发表于 2016-6-13 09:18:32

回复 1# 1261015620

pll鉴相频率是多少？是否设置了锁定电压的范围？

1261015620 · 发表于 2016-6-13 09:31:01

回复 8# sekong179

鉴相频率是指PFD的输入频率吗？这里是3.2M。设置锁定电压的范围又是什么意思啊，请指教~

iamshuang2013 · 发表于 2016-6-13 11:38:51

回复 7# 1261015620

这样一个周期只有三个点，会不会精度不够？

[求助] pll锁定时VCO的控制电压