EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Design Recipes for FPGAs, Second Edition_ Using Veri ...

1 23 / 3 页

楼主: ab3028

Design Recipes for FPGAs, Second Edition_ Using Verilog and VHDL-Newnes

[复制链接]

chaoloveai120

发表于 2018-10-19 14:47:12 | 显示全部楼层

kkkkkkkkkkkkkkkkk

回复支持反对

flair4ever

发表于 2018-10-21 10:35:43 | 显示全部楼层

谢谢分享好人一生平安

EETOP创芯人才网简历投递入口

回复支持反对

Andy126

发表于 2018-11-13 10:00:18 | 显示全部楼层

回复支持反对

risccpu

发表于 2020-12-29 10:22:15 | 显示全部楼层

good book.

EETOP创芯人才网职位发布入口

回复支持反对

johnsany641

发表于 2020-12-29 10:58:56 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

soldierwuhan

发表于 2020-12-31 11:47:11 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

dannymu

发表于 2022-7-6 09:17:40 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

huatiantian

发表于 2022-7-10 20:54:12 | 显示全部楼层

kankan kankkan

EETOP创芯人才网职位发布入口

回复支持反对

tracy6969

发表于 2023-6-29 12:55:46 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

1 23 / 3 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-5 19:41 , Processed in 0.021283 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

Design Recipes for FPGAs, Second Edition_ Using Verilog and VHDL-Newnes

站长推荐 /1