在PT中修timing时，我们会优先选择用size_cell的方法

xingyun666666 · 发表于 2016-5-13 16:12:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在PT中修timing时，我们会优先选择用size_cell的方法。不用insert buffer,因为不会破坏net的信息，因为PT不知道版图信息,只是insert buffer把net打断了，并不知道打断后怎么分配RC，所以修完logic DRC后，在PT中分析的setup和hold都是不准的，若不用insert buffer，影响会小一些，但是现在PT可以吃DEF了，可以知道版图的信息了，所以两种方法并没有什么优先级了，对吗？求证

xingyun666666 · 发表于 2016-5-13 16:43:22

回复 1# xingyun666666

有人用过PT加DEF的flow吗？我们公司目前PT没有吃DEF

xingyun666666 · 发表于 2016-5-16 09:32:25

而size_cell的方法中是先选择换VT，因为换驱动也可能破坏net的？

大龄文艺男青年 · 发表于 2016-5-17 11:33:29

假如insert cell的位置还有空余的地方，那么一般加进去也没事，但是如果因为加进去的cell动了其他cell，对timing影响就会变大，所以，如果可以不加，就不加。
pt+physical aware ，收敛的速度会变快，很好用！

saicom · 发表于 2016-5-17 17:10:25

通常是什么情况会在pt里面修timing

2357565 · 发表于 2016-5-17 23:54:00

首先你是为了修掉timing violation，比如setup，依次顺序是lvt，然后size up 然后是insert_buffer
其实只要能把violation修掉，三种都是好办法
但如果是只能动metal，那就只能换lvt了
至于physical aware，只是eco 文件中标出坐标，还有就是你pt中看到的结果可能和icc更加接近（place & route ）
不用纠结与什么优先级，都是好方法，达到目的最重要。

raga21 · 发表于 2018-1-6 17:43:08

Thanks For the info..

sinbad · 发表于 2018-1-7 09:53:01

回复 1# xingyun666666

我觉得即使用physical aware pt eco flow，也还是会优先选择对place和routing影响小的方式，比如你说的size_cell。虽然PT能读def或者ndm，但是毕竟pt不会legalize，也不会计算routing资源是否足够。特别是先进工艺，各种legalize的规则和drc规则，pt没法理解。

Timme · 发表于 2018-1-7 11:08:42

pt eco能只做vt swap吗？怎么设置？

linjiaqing0521 · 发表于 2018-1-7 21:22:15

請問lvt是什麼?

[讨论] 在PT中修timing时，我们会优先选择用size_cell的方法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1