关于数字信号加shield后的参数提取疑惑

tcwyfrex

最近遇到这样的问题，一直想不明白。
首先ICC里时钟信号，我给它加了VSS（单电源域数字地） 的同层shield，意图减小外界对它的串扰。在ICC里就发现加了shield后时钟延迟增加了，原因是电容变大了。STARRC提参，使用默认的设置即POWER_EXTRACT:NO，提出来做PT结果和ICC一样，电容增大导致延迟增加。后来觉得对地耦合电容应该减小才对吧，就把STARRC的设置改成提取出电源即POWER_EXTRACT:YES，这下一做PT电容小多了，反而导致tree变短引起相反方向的时序违反了。
所以现在我也懵了，究竟该信哪个？如果一定要提取出电源，那么还有一个问题不知道怎么解决，PT反标时报好多错误，说设计里没有VSS，因为SPEF里面把VSS提取出来了。