CMOS高速高分频数的设计

mystrip · 发表于 2016-4-7 06:00:15

您需要登录才可以下载或查看，没有账号？注册

x

各位有没有在比如cmos90nm工艺下设计高速（比如2GHz）输入时钟、高分频数（比如1-10000）的分频器的设计经验？因输入时钟速度太高，纯用数字合成的话会比较困难。先谢了！

liuycto · 发表于 2016-4-7 14:36:19

显然采用数字电路方式是不行的。

billlin · 发表于 2016-4-7 17:37:33

可能要用 Current-Mode ( current tail) + Resistor load 的電路

jamesccp · 发表于 2016-4-7 17:39:57

TSPC + 串行 2/3 结构

billlin · 发表于 2016-4-7 17:48:49

As Example:

[求助] CMOS高速高分频数的设计