关于调用不同数量的subblock之后critical path delay改变的问题

dada999

请教各位前辈！问题如下：A design和B design 都用到了C subblock，区别在于A design调用了C subblock两次，B design调用了C subblock8次，已知A design和B design的critical path都在C subblock中。在用DC综合时，所有的constraints设置一样，最后的综合结果显示A design可以跑到3.6ns，B design只能跑到4 ns，不知道该怎样解决这个问题。

有人建议用bottom-up的方式，先综合C subblock，生成ddc文件，然后在top-level synthesis中read ddc文件，同时设置set_dont_touch，理论上这样可以保证最后的critical path delay一样。请问大家推荐这种方法吗？