在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3240|回复: 3

[求助] FPGA程序运行结果不正常,但屏蔽部分通道后,就正常了,大神们有没有遇到类似现象

[复制链接]
发表于 2016-3-20 13:06:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA大程序所有通道全开,会出现运行结果不正常现象,但是屏蔽掉部分通道后结果就正常了,也许大家会认为是FPGA内部资源吃紧了,导致程序工作不稳定,但是资源没有还是很充足的,下面附上编译报告,图一是完整的程序编译报告,图二是屏蔽掉部分通道后的编译报告,不知道大神们有没有遇到类似的问题,为此小弟颇为困惑,请大神们帮忙分析一下,先谢谢了

图一

图二
 楼主| 发表于 2016-3-20 13:10:34 | 显示全部楼层
完整的程序编译报告:
2016-03-20_124030.png
 楼主| 发表于 2016-3-20 13:11:42 | 显示全部楼层
屏蔽掉部分通道后的编译报告:
2016-03-20_130729.png
发表于 2016-3-21 15:26:39 | 显示全部楼层
1.两者编译出来速度是否一致?是不是编译时序报告不一致
2.屏蔽的其他通道是否和正常情况下的打开的通道一致,是不是通道一致性有问题(设计)
3.里面是否有cpu?有的话,是不是多个通道的数据送到cpu后,cpu计算不过来?
只是猜测,可以照着上面的问题找找
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 00:42 , Processed in 0.020306 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表