芯片反向设计电路整理和分析要怎么做

18060480361 · 发表于 2016-3-11 14:38:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

希望有经验的大牛给下指导。网表提取用的是analyzer 整理用的是chiplogic master。现在毫无头绪，无从下手。第一次做走了很多弯路。
可以的话留下联系方式。

zhubch_04 · 发表于 2016-3-24 20:13:27

在MASTER里放大间距后导入到CADENCE里整理吧，

血溶伊剑 · 发表于 2016-3-25 15:15:42

用过analyzer。master现在用的比较少了，分析都用designer

li1113528075 · 发表于 2021-11-10 15:19:20

给我我能给做出来，本人具有丰富的反向提取经验和整理经验

夏天结束了 · 发表于 2022-9-26 22:22:13

你会了吗我也在迷茫的整理电路

lynker · 发表于 2022-9-27 09:50:50

我们的整理方式是，版图人员先上第一波，根据芯片顶层划分提取区域进行初步提取。我们管这个叫一次整理。一次整理的模块划分不一定合理，端口名称都是以字母数字命名的。提取完成后是个初级电路，这时基本的数字电路与非门触发器之类已经成型，运放，比较器，LDO也有了雏形。第二波，电路设计人员上去整理。将打包不合理的模块重新打包，并针对已成型的底层底层模块进行仿真，通过基础的仿真和分析，推测出大模块的功能和控制位的作用比如OSC，PLL。这一过程叫做二次整理。二次整理过程中，底层的比较器，运放等电路的名称端口都被规范化了。第三波，熟悉系统和信号流向的老工程师上，梳理信号链，梳理系统架构，层层打包重命名，添加备注。第三阶段最重要，整理得好的话，看起来基本就是个正向设计的电路。在二次整理和三次整理的过程中，如果发现电路不合理的地方，会返回版图进行核对。三次整理完成，整体电路框架已经十分清晰，模块功能，控制位功能和datasheet描述一一对应。当然这个过程远比我说得复杂，而且难点在后两个过程，三次整理的难度大于二次整理，二次整理的难度大于一次整理，一次整理基本就是个体力活。