VIVADO布局布线报错

Liz6868 · 发表于 2016-2-23 19:32:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 Liz6868 于 2016-2-23 19:43 编辑

请问哪位大侠有知道这个报错的原因吗？
[Drc23-20] Rule violation(IOStandard Type -1)IOStandard Type-I/O port XDDR3_DCLK0 is Single-Ended but has an IOStandard of DIFF_SSTL15 which can only support Differential
DDR3的二个时钟应该是差分时钟，但用DIFF_SSTL15的标准不行，如果将DIFF_SSTL15换成SSTL15,又会报差分时钟是差分端口，而我设置的是single_end的错误!
求哪位大侠能够帮我一下，非常感谢!!!

Liz6868 · 发表于 2016-2-23 19:44:15

求大侠来帮助解决这个问题，自己顶一下！！！

菜鸟要飞 · 发表于 2016-2-24 09:44:12

LZ有VIVADO的安装包资源吗，可否分享一下百度网盘或者其他的都行，这个资源不好找谢谢

YYFFLLMMNN · 发表于 2016-5-5 15:55:22

楼主解决了吗？我也遇到类似的问题。
我的明明是差分信号，它非说是单端信号。

atomdust · 发表于 2016-5-5 19:48:16

为什么用DIFF_SSTL15的标准不行？

ly@wyxdrqc · 发表于 2016-5-7 22:18:16

电平标准不匹配好好检查吧

cyberexile · 发表于 2016-7-8 18:46:43

这样分配是没有问题的，主要是模块里头没有对这对管脚做实际的处理（接到MMCM或者IBUFDS），这样程序就会认为你这是单端管脚，于是导致了进行DRC检查的时候出错。在模块内部把这些差分的管脚都做好BUF就行，输入的可以用IBUFGDS或IBUFDS，输出的可以用OBUFDS，这样就不会报错了。当然使用的时候还要看具体的使用需求，以上只是不让编译器报错的方法

[求助] VIVADO布局布线报错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1