设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 清晰原版 Digital Integrated Circuit Design Using Ver ...
12345678910下一页
返回列表 发新帖
楼主: hsh22

[资料] 清晰原版 Digital Integrated Circuit Design Using Verilog and SystemVerilog_2015

[复制链接]
wallacebooth
发表于 2018-9-11 23:13:50 | 显示全部楼层

标题

回复 thanks
1# hsh22
回复 支持 反对

举报

LanceBurton
发表于 2018-9-14 17:57:11 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

xiaoquanic
发表于 2018-11-7 10:23:49 | 显示全部楼层
下载来看看，多谢分享
回复 支持 反对

举报

QQben
发表于 2018-11-7 12:59:44 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

QQben
发表于 2018-11-7 13:05:54 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

QQben
发表于 2018-11-7 13:13:25 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pravy12321
发表于 2018-11-13 10:24:27 | 显示全部楼层
thanks a lot...
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ddm311
发表于 2019-2-15 10:07:17 | 显示全部楼层
very good
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

robotman
发表于 2019-3-23 15:39:03 | 显示全部楼层
谢谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jianchongzhou
发表于 2019-4-3 09:39:28 | 显示全部楼层
Thanks!
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 08:36 , Processed in 0.022360 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表