设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 清晰原版 Digital Integrated Circuit Design Using Ver ...

1 2 3 4 567 8 9 10 / 10 页下一页

发新帖

楼主: hsh22

[资料] 清晰原版 Digital Integrated Circuit Design Using Verilog and SystemVerilog_2015

发表于 2016-5-24 15:55:00 | 显示全部楼层

THANK YOU

回复支持反对

发表于 2016-5-26 12:41:01 | 显示全部楼层

Thanks for your sharing!

回复支持反对

发表于 2016-6-3 13:39:01 | 显示全部楼层

thanks for your share.

回复支持反对

发表于 2016-6-3 14:52:56 | 显示全部楼层

收藏了看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-6-4 21:40:16 | 显示全部楼层

thank for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-6-5 09:51:55 | 显示全部楼层

have a look,thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-6-7 18:28:03 | 显示全部楼层

THANK YOU

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-6-9 02:03:47 | 显示全部楼层

好书顶一个

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-6-9 05:43:50 | 显示全部楼层

回复 58# iseeic

怎么搞的，解压有问题呀！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-6-10 00:11:43 | 显示全部楼层

感谢分享～

回复支持反对

1 2 3 4 567 8 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:50 , Processed in 0.022359 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表