在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2450|回复: 4

[讨论] 使用verilog编写仿真模型

[复制链接]
发表于 2016-2-18 12:13:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟这里有个疑问,
在使用各大芯片厂商芯片的时候都会提供该芯片配套的仿真模型,想知道它的这个仿真模型是怎么写出来的,各位大神有没有相关资料或者书籍推荐一下,介绍如何写好仿真模型和tb的
发表于 2016-2-18 13:48:16 | 显示全部楼层
按照芯片规格写的。。。。。
 楼主| 发表于 2016-2-18 13:58:51 | 显示全部楼层
回复 2# A1985


有什么文档是可以学习如何写仿真模型的吗
发表于 2016-2-18 14:02:44 | 显示全部楼层
回复 3# heidong123

网络上游很多flash spi模型 eprom,你可以参考。没有什么文档,像写verilog一样,不过什么语法都可以使用。抽象,例化,各种方法。
发表于 2016-2-21 09:37:47 | 显示全部楼层
按照你的芯片引脚时序添加固定的延迟,模拟最接近真实的时序吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 05:20 , Processed in 0.020122 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表