Siwave仿真PCB差分线，如何设置 PORT 的PORT Negative“Terminal”

hwa2 · 发表于 2016-1-29 15:44:38

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 hwa2 于 2016-1-29 15:54 编辑

我在使用Siwave 导出PCB中差分线 S参数的时候，选择不同的芯片管脚做PORT Negative“Terminal”，

或者

、
其输出8端口S参数，在Ansys Design中分析时，

其输出结果都不一样，前者

，后者不知道我的设置方法有问题，还是如此设置本来就不对？还望大侠赐教！

liumm · 发表于 2016-1-29 17:13:54

jkdrathh

ps3ps2pspdai · 发表于 2016-2-15 13:46:04

关注楼主问题，同问

yua123 · 发表于 2016-6-7 14:46:38

回复 1# hwa2

你好你的问题解决没？

xiaolijun3420 · 发表于 2016-12-29 16:24:13

同问·······················

Johnphy2012 · 发表于 2017-1-13 20:58:01

xuexue haodongxi

bingshuihuo · 发表于 2022-1-25 11:05:49

你好你的问题解决没？

[求助] Siwave仿真PCB差分线，如何设置 PORT 的PORT Negative“Terminal”