12bit pipeline adc设计问题

zhanghao301 · 发表于 2016-1-20 21:38:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟最近仿真12bit 20MSPS的pipeline ADC，在计算采用保持电路参数有如下疑问，期待大神解惑。1. 采用电荷转移式S&H，采样保持电容的要求：δC/C<LSB/2
2. 运放的增益要求（1/βA）<LSB/2
请问，这两个误差会不会叠加，假设都使输出结果减小，那S&H的输出误差会不会接近于LSB/2+LSB/2=1LSB？
那设计参数时是不是应该让δC/C<LSB/4，1/βA<LSB/4，那这两个误差源向一个方向偏差时，S&H的输出误差才会接近LSB/4+LSB/4=LSB/2？

wjqskym · 发表于 2016-1-22 09:02:14

回复 1# zhanghao301

共同学习

zhanghao301 · 发表于 2016-1-22 09:52:56

自己顶一下，是不是这个问题太小白了，没人搭理。

hitice · 发表于 2016-1-22 12:24:33

小弟最近仿真12bit 20MSPS的pipeline ADC，在计算采用保持电路参数有如下疑问，期待大神解惑。1. 采用电荷转 ...
zhanghao301 发表于 2016-1-20 21:38

登录/注册后可看大图

这个spec明显是sar adc的天下

zhanghao301 · 发表于 2016-1-23 15:25:45

回复 4# hitice

能说得详细点吗？谢谢了。

zhanghao301 · 发表于 2016-1-26 16:51:28

自己再顶，论坛有不少做ADC，都不愿意指教这个小白的问题吗

uponklp · 发表于 2016-1-28 16:06:50

利用电荷守恒推导下就可以得到，不是简单的相加关系。但是在估算的时候一般考虑最坏情况，进行叠加

zhanghao301 · 发表于 2016-2-17 19:02:25

回复 7# uponklp

能否解释一下，如果不是简单叠加，该如何同时考虑这两个误差呢？谢谢。

[求助] 12bit pipeline adc设计问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1