设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 调试IP核的时候遇到一个问题

发新帖

查看: 1550|回复: 0

[求助] 调试IP核的时候遇到一个问题

发表于 2016-1-20 14:20:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

先是在XPS中创建出来IP核，然后用ISE工具打开IP核，编辑好之后，XST Synthesis。发现消耗的资源也就1500个LUT。

然后我重新打开工程文件，在XPS中执行Generate netlist操作，发现IP核消耗的资源达到了25000多了LUT。我的zedboard板子也就53200个LUT。

问题是两次分析后占用的资源严重不一致。这是什么原因造成的，分析工具应该是一样的啊？

fpga, 资源分析

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:35 , Processed in 0.017403 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表