在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4100|回复: 7

[求助] Prime Time 中link_design有问题

[复制链接]
发表于 2016-1-8 10:09:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PT中执行以下命令:
set search_path "../ref/"
set link_path "* max.db"
read_verilog ../SPI_PCM.v
current_design SPI_PCM
link_design
******************************
出现以下问题
Loading db file '../ref/max.db'
Linking design SPI_PCM…
Warning:Unable to resolve reference to  'SERIALSLAVE' in 'SPI_PCM'.(LINK-005)
Warning:Unable to resolve reference to  'TESTOUTSEL' in 'SPI_PCM'.(LINK-005)
Warning:Unable to resolve reference to  'PCM' in 'SPI_PCM'.(LINK-005)
……
Information:Creating black box for  U1/SERIALSLAVE…(LINK-043)
Information:Creating black box for  U2/TESTOUTSEL…(LINK-043)
Information:Creating black box for  U3/PCM…(LINK-043)
……
Information:251(88.3%) library cells are  unused in library max.db……
******************************
推测是
SPI_PCM中的stdcell link没问题,但SPI_PCM中子module(SERIALSLAVE,PCM等)link有问题,
把它们认成了black box。
请问各位有什么解决办法?
 楼主| 发表于 2016-1-8 10:11:50 | 显示全部楼层
【不好意思,格式不对,重新发下问题】

PT中执行以下命令:
set search_path "../ref/"
set link_path "* max.db"
read_verilog ../SPI_PCM.v
current_design SPI_PCM
link_design
******************************
出现以下问题
Loading db file '../ref/max.db'
Linking design SPI_PCM…
Warning:Unable to resolve reference to 'SERIALSLAVE' in 'SPI_PCM'.(LINK-005)
Warning:Unable to resolve reference to 'TESTOUTSEL' in 'SPI_PCM'.(LINK-005)
Warning:Unable to resolve reference to 'PCM' in 'SPI_PCM'.(LINK-005)
……
Information:Creating black box for U1/SERIALSLAVE…(LINK-043)
Information:Creating black box for U2/TESTOUTSEL…(LINK-043)
Information:Creating black box for U3/PCM…(LINK-043)
……
Information:251(88.3%) library cells are unused in library max.db……
******************************
推测是  SPI_PCM中的stdcell link没问题,但SPI_PCM中子module(SERIALSLAVE,PCM等)link有问题,
把它们认成了black box。
请问各位有什么解决办法?
发表于 2016-1-8 11:23:11 | 显示全部楼层
SERIALSLAVE,PCM这些子模块也是在SPI_PCM.v文件里面的吗?怎么看着像文件没加载全。
 楼主| 发表于 2016-1-8 13:26:04 | 显示全部楼层
是的,好像就只有把TOPcell上的stdcell加载了,那些子模块就认成black box。我看过SPI_PCM.v中子模块都有定义到门级,SPI_PCM.v看了没什么感觉不对劲的地方。
 楼主| 发表于 2016-1-8 13:29:56 | 显示全部楼层
这个问题我现在一筹莫展,请各位帮帮忙
发表于 2023-2-20 20:38:24 | 显示全部楼层
新手遇到了这个问题,想知道一下,最后这个问题最后怎么解决的
发表于 2023-2-21 08:51:19 | 显示全部楼层
试试 link_design -keep_sub_designs
发表于 2024-3-15 18:53:20 | 显示全部楼层
link library 加上*
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:30 , Processed in 0.020721 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表