在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3275|回复: 4

[讨论] 全差分SD ADC芯片测试,偶次谐波

[复制链接]
发表于 2015-12-21 11:28:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在DC输入共模电平时,对输出信号做psd分析,满足设计预期。在差分信号输入1mv时(最小差分输入),噪底变高20db左右。
在差分信号输入100mv时,能观察到出现偶次谐波。
对系统进行共模输入时,在100mv以内都能够满足要求。

请问可能会是什么原因?
发表于 2015-12-21 13:38:19 | 显示全部楼层
后防做了么?
 楼主| 发表于 2015-12-21 14:40:11 | 显示全部楼层
回复 2# vdslafe


   做过了,mc和corner都跑了
发表于 2015-12-21 14:53:36 | 显示全部楼层
估计系统中没有加入Dither
发表于 2015-12-21 18:06:05 | 显示全部楼层
这个现象很正常。
输入幅度小的时候信噪比差是因为,噪声功率本来是一定的,信号功率变低,所以信噪比变差
输入幅度大的时候谐波大,是因为电路在大摆幅的时候线性度变差。

我所了解的AD都是这样的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 13:33 , Processed in 0.025426 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表