Sigma Delta问题

michealja

请问Sigma Delta ADC输出端信号是如何被后一级应用的？调制器输出的数字量 经过滤波和抽取后，输出的依然是模拟量啊？并没有输出多位0、1代码吧？

quantus

调制器输出的是一bit或者多bit数字信号, 经过数字抽取滤波器之后变成符合设计要求的多位数字信号

michealja

回复 2# quantus


   多位数字信号 是多少位呢？与设计调制器时计算的信噪比、有效位数这些参数有关吗？

michealja

不要沉啊～

rong00i8

回复 4# michealja

就是你的有效位数，可以根据应用裁剪

michealja

回复 5# rong00i8


   已经晕了，这是哪部分的知识？数字滤波器设计吗？如何做到把增量调制信号 转化成多位二进制形式的呀？

elijah

你需要对Sigma Delta ADC的结构比较了解才能明白。Sigma Delta ADC一般包括混合信号的调制器部分和纯数字电路的滤波部分。例如你的模拟信号带宽为1KHz，调制器工作频率4.096MHz，输出数字信号为1比特，但码率为4.096Mbps。这时你的信噪比根据6.02N+1.76dB，只有7.78dB,因为N=1。但是这个计算的基础是量化噪声功率谱均匀分布在4.096MHz的带宽内。事实上调制器已经把噪声功率谱重新分派。大量噪声功率被移动到高频部分。
你把1比特的信号经过纯数字滤波器处理，例如先把64个相邻比特相加，这个数字滤波器是一个SinC低通，高频噪声就被你干掉了。但是你的输出显然不再是1-bit了。然后你再降采样(decimate)，就不用担心高频噪声会混叠回基带。一般SinC^4还是不够低通，需要更加高级的数字低通滤波器。例如TI的ADS1282使用；了110个系数的FIR滤波器。你仔细阅读相关器件的datasheet就明白了。

对最终用户来说，Sigma Delta ADC的输出与任何其它ADC的输出并无任何区别。唯一的区别是调制器的采样频率远远高于输出数字信号的采样频率。

michealja

回复 7# elijah


   谢谢您耐心的回答。
   Sigma-Delta调制器部分 过采样与噪声整形原理我能理解。   主要不明白数字滤波器部分如何设计。您说的把64bit相加，我的理解是：因为是增量调制产生的01序列，所以相加后取平均值 可以得到实际输入的   模拟信号的值，如果是通过二进制累加器，那正好可以输出其二进制形式。取64bit的话，输出值范围0～64，即6位二进制数，对吗？
  可是为什么取64bit呢，这是由什么决定的呀？

michealja

继续讨论啊 各位～ 我哪里说错了吗

zwlight

不明嚼栗